Los investigadores del MIT han desarrollado un nuevo método de fabricación que podría permitir la producción de productos electrónicos más eficientes energéticamente al apilar múltiples componentes funcionales encima de un circuito existente.
En los circuitos tradicionales, los dispositivos lógicos que realizan cálculos, como los transistores, y los dispositivos de memoria que almacenan datos, se construyen como componentes separados, lo que obliga a los datos a delirar de un banda a otro entre ellos, lo que desperdicia energía.
Esta nueva plataforma de integración electrónica permite a los científicos confeccionar transistores y dispositivos de memoria en una pila compacta en un chip semiconductor. Esto elimina gran parte de esa energía desperdiciada y al mismo tiempo aumenta la velocidad de cálculo.
La secreto de este avance es un material recientemente desarrollado con propiedades únicas y un enfoque de fabricación más preciso que reduce la cantidad de defectos en el material. Esto permite a los investigadores confeccionar transistores extremadamente pequeños con memoria incorporada que pueden funcionar más rápido que los dispositivos de última engendramiento y consumir menos electricidad que transistores similares.
Al mejorar la eficiencia energética de los dispositivos electrónicos, este nuevo enfoque podría ayudar a compendiar el creciente consumo de electricidad de la computación, especialmente para aplicaciones exigentes como la IA generativa, el educación profundo y las tareas de visión por computadora.
«Tenemos que minimizar la cantidad de energía que utilizamos para la IA y otros cálculos centrados en datos en el futuro porque simplemente no es sostenible. Necesitaremos nueva tecnología como esta plataforma de integración para continuar con ese progreso», afirma Yanjie Shao, postdoctorado del MIT y autor principal de dos artículos sobre estos nuevos transistores.
La nueva técnica se describe en dos papeles (uno invitado) que fueron presentados en la Reunión Internacional de Dispositivos Electrónicos del IEEE. A Shao se unen en los artículos los autores principales Jesús del Chopo, profesor Donner de Ingeniería en el Unidad de Ingeniería Eléctrica y Ciencias de la Computación del MIT (EECS); Dimitri Antoniadis, profesor Ray y Maria Stata de Ingeniería Eléctrica e Informática en el MIT; así como otros en el MIT, la Universidad de Waterloo y Samsung Electronics.
Tumbar el problema
Los chips CMOS (semiconductores de óxido metálico complementario) normalizado tradicionalmente tienen un extremo delantero, donde se fabrican los componentes activos como transistores y condensadores, y un extremo posterior que incluye cables llamados interconexiones y otros enlaces metálicos que conectan los componentes del chip.
Pero se pierde poco de energía cuando los datos viajan entre estos enlaces, y ligeras desalineaciones pueden obstaculizar el rendimiento. Apilar componentes activos reduciría la distancia que deben recorrer los datos y mejoraría la eficiencia energética de un chip.
Normalmente, es difícil apilar transistores de silicio en un chip CMOS porque la ingreso temperatura requerida para confeccionar dispositivos adicionales en el extremo delantero destruiría los transistores existentes debajo.
Los investigadores del MIT dieron revés a este problema y desarrollaron una técnica de integración para apilar componentes activos en la parte posterior del chip.
«Si podemos utilizar esta plataforma de back-end para colocar capas activas adicionales de transistores, no solo interconexiones, la densidad de integración del chip sería mucho anciano y mejoraría su eficiencia energética», explica Shao.
Los investigadores lograron esto utilizando un nuevo material, óxido de indio desproporcionado, como capa de canal activo de su transistor final. La capa del canal activo es donde tienen puesto las funciones esenciales del transistor.
Adecuado a las propiedades únicas del óxido de indio, pueden «hacer crecer» una capa extremadamente flaca de este material a una temperatura de sólo unos 150 grados Celsius en el extremo posterior de un circuito existente sin dañar el dispositivo en el extremo delantero.
Perfeccionando el proceso
Optimizaron cuidadosamente el proceso de fabricación, lo que minimiza la cantidad de defectos en una capa de material de óxido de indio que tiene solo unos 2 nanómetros de espesor.
Se necesitan algunos defectos, conocidos como vacantes de oxígeno, para que el transistor se encienda, pero si hay demasiados defectos no funcionará correctamente. Este proceso de fabricación optimizado permite a los investigadores producir un transistor extremadamente pequeño que funciona de forma rápida y limpia, eliminando gran parte de la energía adicional necesaria para encender y apagar un transistor.
Basándose en este enfoque, incluso fabricaron transistores de back-end con memoria integrada que tienen un tamaño de sólo unos 20 nanómetros. Para ello, añadieron una capa de material llamado óxido ferroeléctrico de hafnio-circonio como componente de memoria.
Estos transistores de memoria compactos demostraron velocidades de conmutación de sólo 10 nanosegundos, alcanzando el tope de los instrumentos de medición del equipo. Esta conmutación incluso requiere un voltaje mucho pequeño que dispositivos similares, lo que reduce el consumo de electricidad.
Y adecuado a que los transistores de memoria son tan pequeños, los investigadores pueden usarlos como plataforma para estudiar la física fundamental de unidades individuales de óxido de hafnio-circonio ferroeléctrico.
«Si podemos comprender mejor la física, podremos utilizar este material para muchas aplicaciones nuevas. La energía que utiliza es mínima y nos da mucha flexibilidad en la forma de diseñar dispositivos. En realidad podría rajar muchas nuevas vías para el futuro», afirma Shao.
Los investigadores incluso trabajaron con un equipo de la Universidad de Waterloo para desarrollar un maniquí del rendimiento de los transistores de back-end, lo cual es un paso importante ayer de que los dispositivos puedan integrarse en circuitos y sistemas electrónicos más grandes.
En el futuro, quieren utilizar estas demostraciones integrando transistores de memoria de back-end en un solo circuito. Igualmente quieren mejorar el rendimiento de los transistores y estudiar cómo controlar con anciano precisión las propiedades del óxido ferroeléctrico de hafnio-circonio.
«Ahora podemos construir una plataforma de electrónica versátil en la parte posterior de un chip que nos permita alcanzar una ingreso eficiencia energética y muchas funcionalidades diferentes en dispositivos muy pequeños. Tenemos una buena edificación de dispositivo y material con el que trabajar, pero necesitamos seguir innovando para descubrir los límites máximos del rendimiento», afirma Shao.
Este trabajo cuenta con el apoyo, en parte, de Semiconductor Research Corporation (SRC) e Intel. La fabricación se llevó a angla en los Laboratorios de Tecnología de Microsistemas del MIT y en las instalaciones de MIT.nano.